AD9528BCPZ是（ADI）推出的JESD204B/JESD204C時鐘發(fā)生器 ，采用 LFCSP-72 封裝，支持多器件同步。以下是其核心特性：14路輸出，可配置為HSTL或LVDS最大輸出頻率6路輸出高達1.25 GHz8路輸出高達1 GHz取決于壓控晶體振蕩器(VCXO)頻率精度（啟動頻率精度：<100 ppm）每路…
AD9528BCPZ是（ADI）推出的JESD204B/JESD204C時鐘發(fā)生器 ，采用 LFCSP-72 封裝，支持多器件同步。以下是其核心特性：
14路輸出，可配置為HSTL或LVDS
最大輸出頻率
6路輸出高達1.25 GHz
8路輸出高達1 GHz
取決于壓控晶體振蕩器(VCXO)頻率精度（啟動頻率精度：<±100 ppm）
每路輸出均提供專用的8位分頻器
粗調延遲： 63個步長為RF VCO分頻器輸出頻率一半的步進，不受抖動影響
微調延遲： 15個步進，分辨率為31 ps
典型輸出間偏斜： 20 ps
針對奇數(shù)分頻器設置提供占空比校正
輸出12和輸出13，上電時VCXO輸出
絕對輸出抖動： <160 fS（122.88 MHz時）
12 kHz至20 MHz積分范圍
數(shù)字鎖頻檢測
SPI和I2C兼容型串行控制端口
雙PLL架構
PLL1
利用外部VCXO實現(xiàn)參考輸入時鐘清零
鑒相器速率：最高110 MHz
冗余參考輸入
自動和手動參考切換模式
恢復式和非恢復式切換
保持模式支持參考丟失檢測
VCXO提供的低噪聲LVDS/HSTL輸出可用于射頻/中頻(RF/IF)頻率合成器
PLL2
鑒相器速率：最高275 MHz
集成低噪聲VCO
詳情
AD9528BCPZ是一款雙級PLL，集成JESD204B/JESD204C SYSREF發(fā)生器，可用于多器件同步。第一級鎖相環(huán)(PLL) (PLL1)通過減少系統(tǒng)時鐘的抖動，從而實現(xiàn)輸入基準電壓調理。第二級PLL (PLL2)提供高頻時鐘，可實現(xiàn)來自時鐘輸出驅動器的較低積分抖動以及較低寬帶噪聲。外部VCXO提供PLL2所需的低噪聲基準電壓，以滿足苛刻的相位噪聲和抖動要求，實現(xiàn)可以接受的性能。片內VCO的調諧頻率范圍為3.450 GHz至4.025 GHz。集成的SYSREF發(fā)生器輸出單次、N次或連續(xù)信號，并與PLL1和PLL2輸出同步，以便對齊多個器件的時間。
AD9528BCPZ產生最高頻率為1.25 GHz的六路輸出（輸出0至輸出3、輸出12和輸出13），以及最大頻率高達1 GHz的八路輸出。每一路輸出均可配置為直接從PLL1、PLL2或內部SYSREF發(fā)生器輸出。14路輸出通道的每一路都包含一個帶數(shù)字相位粗調功能的分頻器，以及一個模擬微調相位延遲模塊，允許全部14路輸出具有時序對齊的高度靈活性。AD9528BCPZ還可用作靈活的雙通道輸入緩沖器，以便實現(xiàn)14路器件時鐘和/或SYSREF信號的分配。啟動時，AD9528BCPZ直接向輸出12和輸出13發(fā)送VCXO信號，用作啟動就緒時鐘。
典型應用
高性能無線收發(fā)器
LTE和多載波GSM基站
無線和寬帶基礎設施
醫(yī)療儀器
為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘；支持JESD204B/JESD204C
低抖動、低相位噪聲時鐘分配
自動測試設備(ATE)和高性能儀器儀表
基本參數(shù)
產品：AD9528BCPZ
PLL：帶旁路
輸入：CMOS，HSTL，LVDS
輸出：HSTL，LVDS
電路數(shù)：1
比率 - 輸入:輸出：2：14
差分 - 輸入:輸出：是/是
頻率 - 最大值：1.25GHz
分頻器/倍頻器：是/無
電壓 - 供電：3.135V ~ 3.465V
工作溫度：-40°C ~ 85°C
安裝類型：表面貼裝型
器件封裝：72-LFCSP-VQ（10x10）
立即行動，訪問明佳達電子官網（030311.com）查詢AD9528BCPZ庫存及采購報價。
電話咨詢：86-755-83294757
企業(yè)QQ：1668527835/ 2850151598/?2850151584/ 2850151585
服務時間：9:00-18:00
聯(lián)系郵箱：chen13410018555@163.com/sales@hkmjd.com
公司地址：廣東省深圳市福田區(qū)振中路新亞洲國利大廈1239-1241室
CopyRight?2022 版權歸明佳達電子公司所有 粵ICP備05062024號-12
官方二維碼
友情鏈接:
最新資訊
